PATENT ABSTRACTS OF JAPAN

(11)Publication number :

03-088420

(43) Date of publication of application: 12.04.1991

(51)Int.CI.

H03K 19/0948 H01L 27/04 H01L 27/088 H03K 17/687

(21)Application number: 01-224238

(71)Applicant : FUJITSU LTD

(22)Date of filing:


30.08.1989

(72)Inventor: TAKASE RIKIO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To prevent the increase in current consumption and the fluctuation of a power level by providing 1st and 2nd delay circuits to each input stage of 1st and 2nd transistors(TRs) to prevent a DC current in the change of the output stage from being caused. CONSTITUTION: To an input stage of 1st and 2nd TRs 3, 4, 1st and 2nd delay circuits 5, 6 are provided respectively. The 1st and 2nd delay circuits 5, 6 retard a signal from an input terminal IN respectively and the timing in the operating state of the 1st and 2nd TRs 3, 4 is changed due to the difference from the delays to prevent the conduction state of the 1st and 2nd TRs 3, 4 between 1st and 2nd power supplies 1, 2. Thus, the increase in the current consumption is prevented and the fluctuation of the power supply level is avoided.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

⑩日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-88420

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)4月12日

H 03 K 19/0948 H 01 L 27/04 27/088 H 03 K 17/687

D 9056-5F

8326-5 J H 03 K 19/094 7735-5 F H 01 L 27/08 7827-5 J H 03 K 17/687

102 J

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

半導体集積回路

②特 願 平1-224238

②出 頭 平1(1989)8月30日

@発明者 高瀬

利貴雄

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 伊東 忠彦 外2名

明朝古

発明の名称
半導体集積回路

2. 特許請求の範囲

第1及び第2の電源間(1.2)で資列に接続した第1及び第2のトランジスタ(3,4)により、入力信号に対して反転した信号を出力する半 準体集積回路において、

前記第1及び第2のトランジスタ(3.4)の 入力段のそれぞれに、選択的に時間設定可能な第 1及び第2の遅延回路(5.6)を設ける

ことを特徴とする半導体集務回路。

3. 発明の詳細な説明

(保養)

大電流を要する出力回路等を有する半導体業績 回路に関し、 電際間における痕迹的な経路の形成を防止することを目的とし、

第1及び第2の電源間で直列に接続した第1及び第2のトランジスタにより、入力信号に対して 反転した信号を出力する半導体集積回路において、 前記第1及び第2のトランジスタの入力度のそれ それに、選択的に時間設定可能な第1及び第2の 遅延回路を設けるように構成する。

(産業上の利用分野)

本発明は半導体集積回路に係り、特に大電流を要する出力回路等を有する半導体集積回路に関する。

近年、半導体集積回路における出力问路は、用途に応じて種々の型のものが用いられている。その一つとして、大電流を流すことを目的として大容器のトランジスタを用いた回路がある。しかし、その反面では回路全体の消費電流の増加を抑えることが要求されている。そのため、出力回路においても無駄な電流の消費を抑える必要がある。

(世来の技術)

第5 区の同路は、いわゆる C M O S インパータ 回路であり、入力選子 I N からのゲート 信号によ りトランジスタ 2 2 . 2 3 が導通、非導通の反対 動作をする。これにより、出力端子 O U T からは、 入力機子 I N の信号状態と反転した信号が出力される。

(発明が解決しようとする課題)

ところで、入力関子 J N からのゲート 信号に対し、トランジスタ 2 2 . 2 3 の動作状態が変化す

- 3 -

択的に時間設定可能な第1の遅延回路5が設けられると共に、第2のトランジスタ4の入力及に選択的に時間設定可能な第2の遅延回路6が設けられる。そして、第1及び第2の遅延回路5.6には、入力場子1Nより共通の信号が入力される。

(作用)

第1図に示すように、第1及び第2のトランジスタ3、4の人力段には、それぞれ第1及び第2の遅延回路5、6が設けられている。この第1及び第2の遅延回路5、6は入力端子JNからの信号をそれぞれ遅延させ、その遅延の差により第1のトランジスタ3と第2のトランジスタ4の動作状態のタイミングを変化させている。これにより、第1及び第2の常額間1、2の第1及び第2のトランジスタ3、4による場通状態を防止している。

すなわち、直列に接続された第1及び第2のトランジスタ3,4の入力信号を分離し、準適から 非準通への変化の完了後に、非時過から準通へ変 化させている。 る際、P型とN町のトランジスタのそれぞれのし さい他によってはトランジスタ 2 2 . 2 3 が共に 導通状態となる。

これにより、電源20及びGND21周に適列 に接続されたトランジスタ22、23によって、 直流的な経路が形成され、当該電源間に電流が近 れることにより、消費電流の増加や電源能位が変 動するという問題がある。

そこで、本発明は上記課題に概みなされたもので、電標間における直流的な経路の形成を防止する半導体集積回路を提供することを目的とする。

(課題を解決するための手段)

第1回に本発明の原理プロック図を示す。

図中、1は第1の電源であり、2は第2の電源である。第1の電源1及び第2の電源2間には、第1のトランジスタ3及び第2のトランジスタ4の確列回路が接続される。この第1及び第2のトランジスタ3、4の接続点は出力端子0UTとなる。また、第1のトランジスタ3の入力段に、窓

- 4 -

従って、消費電流の増加が防止されると共に、 電源電位の変動が防止される。

(実施例)

第2図に本発明の一実施例を示す。第2図において、第2の電源2をグランド(GND)とする。第1の電源1及びGND2四に、第1のトランジスターという。)3及び、第2のトランジスターという。)3及び、第2のトランジスタであるN型エンハンスターという。)4の直列回路が接続される。この場合、PEトランジスタ3のソース側は第1の電源1に接続され、一方、NEトランジスタ4のソース側が共適によりに接続される。そして、PEトランジスタ4のドレイン側が共通して出力増子OUTとなる。

また、PEトランジスタ3の入力段(ゲート側) に第1の選延回路であるN型デブリショントラン ジスタ(以下、「NDトランジスタ」という。) 5を介して共通の入力組子INに接続される。一方、NEトランジスタイの入力段(ゲート駅)に第2の選延回路であるP型デブリショントランジスタ(以下、「PDトランジスターという。)6を介して共通の入力組子INに接続される。この紹合、NDトランジスタ5のソース側がPEトランジスタ3のゲートに接続される。また、PDトランジスタ6のドレイン側がNEトランジスタ4のゲートに接続される。

次に、第2図の回路動作を第3図のタイムチャートと共に視用する。まず、入力帽子INからの入力信号がロー(L)レベルのときは、NDトランジスタ5のゲート電位がLレベルのために低い、クード7がLレベルであることから、VEトランジスタ6は、ゲート電位がLレベルであるに めに抵抗値が低く、ノード8がLレベルであることから、NEトランジスタ4は非導過状態である。

- 7 -

はNDトランジスタ5の抵抗的とPEトランジスタ3のゲート容量により、Lレベルへの変化が遅延される(第3図(B))。また、PDトランジスタ6では抵抗値が低下し、ノード8は建やかにLレベルに変化する(第3図(C))。促って、ノード7とノード8の立下りの差により、NEトランジスタ4が導通から非導通の状態に変化した役、PEトランジスタ3が非導通から導通の状態に変化し、出力端子OUTからはHレベルの出力がされる。

このように、場面状限の第1又は第2のトランジスタ3、4を、まず非導通状態にしてから、非導通状態の第1又は第2のトランジスタ3、4を導通状態にしていることから、第1及び第2のトランジスタ3、4が共に導通状態となることがない。

なお、ノード 7 、 8 の遅延時間は、 P F トランジスタ 3 、 N E トランジスタ 4 のゲート容量と、 N D トランジスタ 5 、 P E トランジスタ 6 の抵抗 位の軍扱により設定可能である。

従って、出力蝎子OUTはハイ(H)レベルの出 力がされる。

そして、入力報子「Nからの入力信号がHレベルからしレベルに変化すると(第3図(A))、 NDトランジスタ5の抵抗値が増加し、ノード7

- 8 -

次に、第4図に本発明の他の実施例を示す。第 4回は、第2回における第1の返近回路5をNE トランジスタ9と抵抗10の並列回路に閉き換え、 第2の遅延回路6をPEトランジスタ11と抵抗 12の並列回路に置き換えたものである。この妈 合、ノード7のレベル変化は、NEトランジスタ 9 が導通状態になるときに速やかにHレベルに変 化し、非導通状態になるときは抵抗10とPEト ランジスタ3のゲート容量とにより立下りが遅延 されてしレベルに変化する(第3回(B))。ま たノード8のレベル変化は、PFトランジスタ9 が非導通状態になるときに抵抗12とNEトラン ジスタ4のゲート容量により立上りが遅延されて Hレベルに変化し、導通状態になるときに速やか にLレベルに変化する(第3図(C))。これに より、第3回と同様に、PEトランジスタ3及び NEトランジスタ4が共に導通状態になることは ない。なお、遅延時間は、PEトランジスタ3及 びNEトランジスタ4のゲート容量から、抵抗 10.12の抵抗値の選択により任意に設定でき

る。ここで、第4回の回路は他でエンハンスメントトランジスタを使用することから、半導体装置の製造における工程が容易となる。

なお、上記実施例はインパータ回路の構成を示しているが、ナンドゲート回路やノアゲート回路 を構成しても頃様の効果を有する。

(発明の効果)

以上のように本発明によれば、第1及び第2のトランジスタの入力段のそれぞれに第1及び第2の遅延回路を設けることにより、出力状態が変化する時の直流的な電流の発生を防止することができ、消費電流の増加を防止し、電震電位の報音の発生等を低減させることができる。

4. 図面の簡単な説明

第1図は本発明の原理プロック図、 第2図は本発明の一実施例の回路図、 第3図は第2図のタイムチャート、 第4図は本発明の他の実施例の回路図、

- 11 -

第5図は従来の一例を示した回路図である。

図において、

1は第1の電源、

2は第2の程標、

3は節1のトランジスタ(PEトランジスタ)、

4は第2のトランジスタ(NEトランジスタ)、

5は第1の遅延回路、

6は第2の遅延回路

を示す。

特許出願人 窗 士 迺 株式会社

代 理 人 弁理士 伊 東 忠



同 弁理士 松 湖 兼



周 弁理士 片 山 修

1 2



- -

